Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL

Λεπτομέρειες βιβλιογραφικής εγγραφής
Κύριοι συγγραφείς:	Brown Stephen D., Vranesic Zvonko G.
Άλλοι συγγραφείς:	Μάργαρης Νικόλαος Ι., Κούρος Παύλος Χρ, Τζίκας Χρήστος Β., Πεταλάς Ιωάννης
Μορφή:	Βιβλίο
Γλώσσα:	Greek
Έκδοση:	Τζιόλας, Α.

MARC


LEADER	00000nam a2200000 i 4500
001	1/5663
005	20190704104031.0
010			\|a 960-8050-50-2
035			\|l 10011949
100			\|a 20011130d2001 0grey0105 ga
101	0		\|a gre
200	1		\|a Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL \|f Stephen Brown και Zvonko Vranesic \|g επιμέλεια μετάφρασης Νικόλαος Ι. Μάργαρης, Παύλος Χρ. Κούρος, Χρήστος Β. Τζίκας \|g μετάφραση Ιωάννης Πεταλάς
210			\|a Θεσσαλονίκη \|c Εκδόσεις Τζιόλα \|d c2001
215			\|a 1072 σ. \|c σχ. \|d 25 εκ. \|e 1 CD
300			\|a Τίτλος πρωτοτύπου : Fundamentals of digital logic with VHDL design
320			\|a Περιλαμβάνει βιβλιογραφία και ευρετήριο
454		1	\|t Fundamentals of digital logic with VHDL design
606	0		\|a Ψηφιακά ολοκληρωμένα κυκλώματα
606	0		\|a VHDL (Computer Hardware Discription Language)
606	0		\|a Λογικά κυκλώματα \|x Σχέδιο και κατασκευή
606	0		\|a Συστήματα CAD/CAM/CAE
606	0		\|a Ψηφιακά ηλεκτρονικά
606	0		\|a Σχεδιασμός συστημάτων
615			\|a ΕΠΙΣΤΗΜΗ ΥΠΟΛΟΓΙΣΤΗ (HARDWARE)
676			\|a 621.395
700		1	\|a Brown \|b Stephen D.
701		1	\|a Vranesic \|b Zvonko G.
702		1	\|a Μάργαρης \|b Νικόλαος Ι.
702		1	\|a Κούρος \|b Παύλος Χρ.
702		1	\|a Τζίκας \|b Χρήστος Β.
702		1	\|a Πεταλάς \|b Ιωάννης
709			\|a Τζιόλας, Α.
801		0	\|a GR \|b ΠΑ.Δ.Α. - Βιβλιοθήκη Πανεπιστημιούπολης 2 \|g AACR2
852			\|a INST \|b LIBRARY \|e 20011130 \|h 621.395 BRO \|p 000025232 \|q 000025232 \|t BK \|y 0 \|z 5
852			\|a INST \|b LIBRARY \|e 20011130 \|h 621.395 BRO \|p 000025234 \|q 000025234 \|t BK \|y 0 \|z 3
852			\|a INST \|b LIBRARY \|e 20011130 \|h 621.395 BRO \|p 000025235 \|q 000025235 \|t BK \|y 0 \|z 4
852			\|a INST \|b LIBRARY \|e 20011130 \|h 621.395 BRO \|p 000025236 \|q 000025236 \|t BK \|y 23 \|z 1
852			\|a INST \|b LIBRARY \|e 20011130 \|h 621.395 BRO \|p 000025237 \|q 000025237 \|t BK \|y 0 \|z 2
909			\|b 025034 (c.1)
909			\|b 025035 (c.2)
909			\|b 025036 (c.3)
909			\|b 025037 (c.4)
909			\|b 025038 (c.5)
960			\|a ΝΟΕΜΒΡΙΟΣ 2001

Εγγραφή στο Ευρετήριο Αναζήτησης

_version_	1780545243144257536
author	Brown Stephen D. Vranesic Zvonko G.
author2	Μάργαρης Νικόλαος Ι. Κούρος Παύλος Χρ Τζίκας Χρήστος Β. Πεταλάς Ιωάννης
author2_role
author2_variant	μ ν ι μνι κ π χ κπχ τ χ β τχβ π ι πι
author_facet	Brown Stephen D. Vranesic Zvonko G. Μάργαρης Νικόλαος Ι. Κούρος Παύλος Χρ Τζίκας Χρήστος Β. Πεταλάς Ιωάννης
author_role
author_sort	Brown Stephen D.
author_variant	b s d bsd v z g vzg
building	Campus Library II
collection	LIB2 Catalog
dewey-full	621.395
dewey-hundreds	600
dewey-ones	621
dewey-raw	621.395
dewey-search	621.395
dewey-sort	3621.395
dewey-tens	620
format	Book
fullrecord	{"leader":"02405nam a2200493 i 4500","fields":[{"001":"1/5663"},{"005":"20190704104031.0"},{"010":{"subfields":[{"a":"960-8050-50-2"}],"ind1":" ","ind2":" "}},{"035":{"subfields":[{"l":"10011949"}],"ind1":" ","ind2":" "}},{"100":{"subfields":[{"a":"20011130d2001 0grey0105 ga"}],"ind1":" ","ind2":" "}},{"101":{"subfields":[{"a":"gre"}],"ind1":"0","ind2":" "}},{"200":{"subfields":[{"a":"\u03a3\u03c7\u03b5\u03b4\u03af\u03b1\u03c3\u03b7 \u03c8\u03b7\u03c6\u03b9\u03b1\u03ba\u03ce\u03bd \u03c3\u03c5\u03c3\u03c4\u03b7\u03bc\u03ac\u03c4\u03c9\u03bd \u03bc\u03b5 \u03c4\u03b7 \u03b3\u03bb\u03ce\u03c3\u03c3\u03b1 VHDL"},{"f":"Stephen Brown \u03ba\u03b1\u03b9 Zvonko Vranesic"},{"g":"\u03b5\u03c0\u03b9\u03bc\u03ad\u03bb\u03b5\u03b9\u03b1 \u03bc\u03b5\u03c4\u03ac\u03c6\u03c1\u03b1\u03c3\u03b7\u03c2 \u039d\u03b9\u03ba\u03cc\u03bb\u03b1\u03bf\u03c2 \u0399. \u039c\u03ac\u03c1\u03b3\u03b1\u03c1\u03b7\u03c2, \u03a0\u03b1\u03cd\u03bb\u03bf\u03c2 \u03a7\u03c1. \u039a\u03bf\u03cd\u03c1\u03bf\u03c2, \u03a7\u03c1\u03ae\u03c3\u03c4\u03bf\u03c2 \u0392. \u03a4\u03b6\u03af\u03ba\u03b1\u03c2"},{"g":"\u03bc\u03b5\u03c4\u03ac\u03c6\u03c1\u03b1\u03c3\u03b7 \u0399\u03c9\u03ac\u03bd\u03bd\u03b7\u03c2 \u03a0\u03b5\u03c4\u03b1\u03bb\u03ac\u03c2"}],"ind1":"1","ind2":" "}},{"210":{"subfields":[{"a":"\u0398\u03b5\u03c3\u03c3\u03b1\u03bb\u03bf\u03bd\u03af\u03ba\u03b7"},{"c":"\u0395\u03ba\u03b4\u03cc\u03c3\u03b5\u03b9\u03c2 \u03a4\u03b6\u03b9\u03cc\u03bb\u03b1"},{"d":"c2001"}],"ind1":" ","ind2":" "}},{"215":{"subfields":[{"a":"1072 \u03c3."},{"c":"\u03c3\u03c7."},{"d":"25 \u03b5\u03ba."},{"e":"1 CD"}],"ind1":" ","ind2":" "}},{"300":{"subfields":[{"a":"\u03a4\u03af\u03c4\u03bb\u03bf\u03c2 \u03c0\u03c1\u03c9\u03c4\u03bf\u03c4\u03cd\u03c0\u03bf\u03c5 : Fundamentals of digital logic with VHDL design"}],"ind1":" ","ind2":" "}},{"320":{"subfields":[{"a":"\u03a0\u03b5\u03c1\u03b9\u03bb\u03b1\u03bc\u03b2\u03ac\u03bd\u03b5\u03b9 \u03b2\u03b9\u03b2\u03bb\u03b9\u03bf\u03b3\u03c1\u03b1\u03c6\u03af\u03b1 \u03ba\u03b1\u03b9 \u03b5\u03c5\u03c1\u03b5\u03c4\u03ae\u03c1\u03b9\u03bf"}],"ind1":" ","ind2":" "}},{"454":{"subfields":[{"t":"Fundamentals of digital logic with VHDL design"}],"ind1":" ","ind2":"1"}},{"606":{"subfields":[{"a":"\u03a8\u03b7\u03c6\u03b9\u03b1\u03ba\u03ac \u03bf\u03bb\u03bf\u03ba\u03bb\u03b7\u03c1\u03c9\u03bc\u03ad\u03bd\u03b1 \u03ba\u03c5\u03ba\u03bb\u03ce\u03bc\u03b1\u03c4\u03b1"}],"ind1":"0","ind2":" "}},{"606":{"subfields":[{"a":"VHDL (Computer Hardware Discription Language)"}],"ind1":"0","ind2":" "}},{"606":{"subfields":[{"a":"\u039b\u03bf\u03b3\u03b9\u03ba\u03ac \u03ba\u03c5\u03ba\u03bb\u03ce\u03bc\u03b1\u03c4\u03b1"},{"x":"\u03a3\u03c7\u03ad\u03b4\u03b9\u03bf \u03ba\u03b1\u03b9 \u03ba\u03b1\u03c4\u03b1\u03c3\u03ba\u03b5\u03c5\u03ae"}],"ind1":"0","ind2":" "}},{"606":{"subfields":[{"a":"\u03a3\u03c5\u03c3\u03c4\u03ae\u03bc\u03b1\u03c4\u03b1 CAD/CAM/CAE "}],"ind1":"0","ind2":" "}},{"606":{"subfields":[{"a":"\u03a8\u03b7\u03c6\u03b9\u03b1\u03ba\u03ac \u03b7\u03bb\u03b5\u03ba\u03c4\u03c1\u03bf\u03bd\u03b9\u03ba\u03ac"}],"ind1":"0","ind2":" "}},{"606":{"subfields":[{"a":"\u03a3\u03c7\u03b5\u03b4\u03b9\u03b1\u03c3\u03bc\u03cc\u03c2 \u03c3\u03c5\u03c3\u03c4\u03b7\u03bc\u03ac\u03c4\u03c9\u03bd"}],"ind1":"0","ind2":" "}},{"615":{"subfields":[{"a":"\u0395\u03a0\u0399\u03a3\u03a4\u0397\u039c\u0397 \u03a5\u03a0\u039f\u039b\u039f\u0393\u0399\u03a3\u03a4\u0397 (HARDWARE)"}],"ind1":" ","ind2":" "}},{"676":{"subfields":[{"a":"621.395"}],"ind1":" ","ind2":" "}},{"700":{"subfields":[{"a":"Brown"},{"b":"Stephen D."}],"ind1":" ","ind2":"1"}},{"701":{"subfields":[{"a":"Vranesic"},{"b":"Zvonko G."}],"ind1":" ","ind2":"1"}},{"702":{"subfields":[{"a":"\u039c\u03ac\u03c1\u03b3\u03b1\u03c1\u03b7\u03c2"},{"b":"\u039d\u03b9\u03ba\u03cc\u03bb\u03b1\u03bf\u03c2 \u0399."}],"ind1":" ","ind2":"1"}},{"702":{"subfields":[{"a":"\u039a\u03bf\u03cd\u03c1\u03bf\u03c2"},{"b":"\u03a0\u03b1\u03cd\u03bb\u03bf\u03c2 \u03a7\u03c1."}],"ind1":" ","ind2":"1"}},{"702":{"subfields":[{"a":"\u03a4\u03b6\u03af\u03ba\u03b1\u03c2"},{"b":"\u03a7\u03c1\u03ae\u03c3\u03c4\u03bf\u03c2 \u0392."}],"ind1":" ","ind2":"1"}},{"702":{"subfields":[{"a":"\u03a0\u03b5\u03c4\u03b1\u03bb\u03ac\u03c2"},{"b":"\u0399\u03c9\u03ac\u03bd\u03bd\u03b7\u03c2"}],"ind1":" ","ind2":"1"}},{"709":{"subfields":[{"a":"\u03a4\u03b6\u03b9\u03cc\u03bb\u03b1\u03c2, \u0391."}],"ind1":" ","ind2":" "}},{"801":{"subfields":[{"a":"GR"},{"b":"\u03a0\u0391.\u0394.\u0391. - \u0392\u03b9\u03b2\u03bb\u03b9\u03bf\u03b8\u03ae\u03ba\u03b7 \u03a0\u03b1\u03bd\u03b5\u03c0\u03b9\u03c3\u03c4\u03b7\u03bc\u03b9\u03bf\u03cd\u03c0\u03bf\u03bb\u03b7\u03c2 2"},{"g":"AACR2"}],"ind1":" ","ind2":"0"}},{"852":{"subfields":[{"a":"INST"},{"b":"LIBRARY"},{"e":"20011130"},{"h":"621.395 BRO"},{"p":"000025232"},{"q":"000025232"},{"t":"BK"},{"y":"0"},{"z":"5"}],"ind1":" ","ind2":" "}},{"852":{"subfields":[{"a":"INST"},{"b":"LIBRARY"},{"e":"20011130"},{"h":"621.395 BRO"},{"p":"000025234"},{"q":"000025234"},{"t":"BK"},{"y":"0"},{"z":"3"}],"ind1":" ","ind2":" "}},{"852":{"subfields":[{"a":"INST"},{"b":"LIBRARY"},{"e":"20011130"},{"h":"621.395 BRO"},{"p":"000025235"},{"q":"000025235"},{"t":"BK"},{"y":"0"},{"z":"4"}],"ind1":" ","ind2":" "}},{"852":{"subfields":[{"a":"INST"},{"b":"LIBRARY"},{"e":"20011130"},{"h":"621.395 BRO"},{"p":"000025236"},{"q":"000025236"},{"t":"BK"},{"y":"23"},{"z":"1"}],"ind1":" ","ind2":" "}},{"852":{"subfields":[{"a":"INST"},{"b":"LIBRARY"},{"e":"20011130"},{"h":"621.395 BRO"},{"p":"000025237"},{"q":"000025237"},{"t":"BK"},{"y":"0"},{"z":"2"}],"ind1":" ","ind2":" "}},{"909":{"subfields":[{"b":"025034 (c.1)"}],"ind1":" ","ind2":" "}},{"909":{"subfields":[{"b":"025035 (c.2)"}],"ind1":" ","ind2":" "}},{"909":{"subfields":[{"b":"025036 (c.3)"}],"ind1":" ","ind2":" "}},{"909":{"subfields":[{"b":"025037 (c.4)"}],"ind1":" ","ind2":" "}},{"909":{"subfields":[{"b":"025038 (c.5)"}],"ind1":" ","ind2":" "}},{"960":{"subfields":[{"a":"\u039d\u039f\u0395\u039c\u0392\u03a1\u0399\u039f\u03a3 2001"}],"ind1":" ","ind2":" "}}]}
id	lib2_1/5663
illustrated	Not Illustrated
institution	University of West Attica
isbn	960-8050-50-2
language	Greek
physical	1072 σ. σχ. 25 εκ. 1 CD
publishDate	2001
publisher	Τζιόλας, Α.
record_format	marc
spelling	20011130d2001 0grey0105 ga gre Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL Stephen Brown και Zvonko Vranesic επιμέλεια μετάφρασης Νικόλαος Ι. Μάργαρης, Παύλος Χρ. Κούρος, Χρήστος Β. Τζίκας μετάφραση Ιωάννης Πεταλάς Θεσσαλονίκη Εκδόσεις Τζιόλα c2001 1072 σ. σχ. 25 εκ. 1 CD Τίτλος πρωτοτύπου : Fundamentals of digital logic with VHDL design Περιλαμβάνει βιβλιογραφία και ευρετήριο Fundamentals of digital logic with VHDL design Ψηφιακά ολοκληρωμένα κυκλώματα VHDL (Computer Hardware Discription Language) Λογικά κυκλώματα Σχέδιο και κατασκευή Συστήματα CAD/CAM/CAE Ψηφιακά ηλεκτρονικά Σχεδιασμός συστημάτων ΕΠΙΣΤΗΜΗ ΥΠΟΛΟΓΙΣΤΗ (HARDWARE) 621.395 Brown Stephen D. Vranesic Zvonko G. Μάργαρης Νικόλαος Ι. Κούρος Παύλος Χρ. Τζίκας Χρήστος Β. Πεταλάς Ιωάννης Τζιόλας, Α. GR ΠΑ.Δ.Α. - Βιβλιοθήκη Πανεπιστημιούπολης 2 AACR2 INST LIBRARY 20011130 621.395 BRO 000025232 000025232 BK 0 5 INST LIBRARY 20011130 621.395 BRO 000025234 000025234 BK 0 3 INST LIBRARY 20011130 621.395 BRO 000025235 000025235 BK 0 4 INST LIBRARY 20011130 621.395 BRO 000025236 000025236 BK 23 1 INST LIBRARY 20011130 621.395 BRO 000025237 000025237 BK 0 2
spellingShingle	Brown Stephen D. Vranesic Zvonko G. Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL Ψηφιακά ολοκληρωμένα κυκλώματα VHDL (Computer Hardware Discription Language) Λογικά κυκλώματα Σχέδιο και κατασκευή Συστήματα CAD/CAM/CAE Ψηφιακά ηλεκτρονικά Σχεδιασμός συστημάτων ΕΠΙΣΤΗΜΗ ΥΠΟΛΟΓΙΣΤΗ (HARDWARE)
title	Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL
title_auth	Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL
title_full	Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL Stephen Brown και Zvonko Vranesic επιμέλεια μετάφρασης Νικόλαος Ι. Μάργαρης, Παύλος Χρ. Κούρος, Χρήστος Β. Τζίκας μετάφραση Ιωάννης Πεταλάς
title_fullStr	Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL Stephen Brown και Zvonko Vranesic επιμέλεια μετάφρασης Νικόλαος Ι. Μάργαρης, Παύλος Χρ. Κούρος, Χρήστος Β. Τζίκας μετάφραση Ιωάννης Πεταλάς
title_full_unstemmed	Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL Stephen Brown και Zvonko Vranesic επιμέλεια μετάφρασης Νικόλαος Ι. Μάργαρης, Παύλος Χρ. Κούρος, Χρήστος Β. Τζίκας μετάφραση Ιωάννης Πεταλάς
title_short	Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL
topic	Ψηφιακά ολοκληρωμένα κυκλώματα VHDL (Computer Hardware Discription Language) Λογικά κυκλώματα Σχέδιο και κατασκευή Συστήματα CAD/CAM/CAE Ψηφιακά ηλεκτρονικά Σχεδιασμός συστημάτων ΕΠΙΣΤΗΜΗ ΥΠΟΛΟΓΙΣΤΗ (HARDWARE)
topic_facet	Ψηφιακά ολοκληρωμένα κυκλώματα VHDL (Computer Hardware Discription Language) Λογικά κυκλώματα Σχέδιο και κατασκευή Συστήματα CAD/CAM/CAE Ψηφιακά ηλεκτρονικά Σχεδιασμός συστημάτων

Σχεδίαση ψηφιακών συστημάτων με τη γλώσσα VHDL

MARC

Εγγραφή στο Ευρετήριο Αναζήτησης

Παρόμοια τεκμήρια